RISC-V MCU中文社区

【求助】 E203 在FPGA上采用的是testmode信号,但是有些控制信号就没法用了。

发表于 开源蜂鸟E203 2023-07-31 12:05:18
0
1289
0

FPGA上实现的是测试模式,该模式默认一些信号是执行的,但是这样就把一些控制信号、使能信号给屏蔽了。
如图:

该时钟信号在内核,如果不是测试模式,还需要来自控制的使能信号才能正确输出。因此猜测FPGA上的实现和最终ASIC实现是否有很大的不同?

喜欢0
用户评论
飞鱼飞啊飞

飞鱼飞啊飞 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板