RISC-V MCU中文社区

一个关于assertion的问题

发表于 开源蜂鸟E203 2020-04-27 15:23:57
1
3160
0

各位大佬帮忙看一下,下面的assertion有啥问题?为什么用verdi吃文件的时候会报错误


喜欢0
用户评论 (1)
  • wujiboy

    2020-04-27 20:29:39 wujiboy 1#

    解决方法如下:将第44行的 $fatal("n.....改成 $fatal(2, "n....

    重要!!!!---> 还有几个使用$fatal的地方,需要一并修改了哟


    原因:$fatal这个系统函数改了,需要两个参数,第一个数字0,1,2是一个级别,但是文档写的很不清晰,我就随便选了个2,不知道到底选哪个数字比较好。(可能是Synposis选用的版本要求fatal需要有两个参数,实现e203的时候使用的verilog版本只需要一个参数吧,这个只有Bob HU才知道了)


    吐槽几句:

    - 这个verilog资料简直是太少了,几乎无法找到。我去找了iverilog的规范才从隐晦的文档中找到这个解决方法

    - Bob HU 不要打我: 发现一个语法错误  -> Error: Oops, detected a X value!!  应该改成 Error: Oops, detected an X value!!  哈哈哈哈

张鹏程

张鹏程 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板