RISC-V MCU中文社区

【分享】 E203内核移植到FPGA开发板时出现时序违例的解决方式

发表于 全国大学生集成电路创新创业大赛 2022-04-19 12:03:47
0
1035
1

队伍名称:对不对队,队伍编号:CICC3054

在移植内核时,用VIVADO进行综合实现后会出现时序违例,如图:

图片alt

虽然可以上板正常进行开发,但是还是想把这些违例解决下^_^

检查后,发现是 apb_adv_timer 这条路径报的违例,解决方式如下:

图片alt

在 e203_subsys_perips.v的上图位置将该模块注释掉,重新综合时序后,时序违例就消失啦~

喜欢1
用户评论

未通过实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板