RISC-V MCU中文社区

【求助】 关于硬件断点的疑问1

发表于 全国大学生集成电路创新创业大赛 2023-07-29 11:00:18
0
575
0

我想问一下如何实现硬件断点呢,我在底层debug模块中定义了如下寄存器
图片alt
图片alt
但是在顶层运行硬件断点的时候依旧会提示报错
图片alt
请问这种情况是顶层编译器没有支持吗?还是说要在其他的模块中再次声明?
以及这个断点调试是不是在仿真中没法运行,只能在实际上板中进行测试?因为我在nucleistudio中设置了断点然后用底层vivado进行仿真并没有实际效果

喜欢0
用户评论
hollow

hollow 实名认证

ecg

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板