RISC-V MCU中文社区

【求助】 已经拓展浮点指令,但是仿真coremark时fsw为非法指令

发表于 全国大学生集成电路创新创业大赛 2023-08-11 17:26:43
2
1256
0

我们已经在内核中添加了浮点指令,测试用例也都能通过,但是使用IDE生成coremark仿真时会trap in exception:

显示800000d6这个地址有问题。查看dump文件:

发现这是fsw指令,继续查看对应的波形:

发现这条是非法指令,难道是生成.verilog文件的时候出错了吗?IDE用的是nuclei studio 202212,设置如下:


按照这个帖子的方法生成.verilog和.dump,https://www.riscv-mcu.com/community-topic-id-1286.html
build之后也没有error和warning,请问可能哪里出错了呢?

喜欢0
用户评论 (2)
结云村猫车侠

结云村猫车侠 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板