登录

一键登陆

【求助】求助蜂鸟E203 V2的FPGA实现之后，上板测试想用ila抓取内部信号，没有波形

发表于全国大学生集成电路创新创业大赛 2021-10-27 14:04:05

0

2511

0

模块添加内部信号 IFU ila

RISC-V 蜂鸟E203平台在黑金的AX7050上移植搭建，想查看IFU模块的内部信号，于是调用ila查看，却发现没有任何波形输出，FPGA实现是可以正常run编译之后可执行文件的。图1是用ila抓取IFU模块的三个输出信号，分别是ifu_o_pc_vld，ifu_o_ir，ifu_o_pc。图2是在IFU模块内部添加的ila。最早是直接添加IFU内部的时钟信号，发现也不能抓取，然后在网上查了查，说是时钟信号不是一个“free-running clock‘’，因此给原有的时钟信号添加一级BUFG之后，重新综合，实现，发现还是没有信号，希望有懂的小伙伴指点一下呀，感激不尽

图1 ILA抓取信号窗口

图2 IFU模块内部添加ila的IP

喜欢0次

用户评论

登录 | 注册

懒的都不写签名

积分

问答

粉丝

关注

RV-STAR 开发板

最新专栏

最新帖子

最新资讯