RVMCU
首页
论坛
🔍 搜索帖子 / 资讯 / 芯片型号…
登录
论坛
/
开源蜂鸟E203
/
.Verilog文件生成问题
.Verilog文件生成问题
开源蜂鸟E203
作者
梦游者
发布于 2023-03-10 10:03（1310 天前）
5097 浏览
Nuclei
大佬
一下
各位
怎么
想问
各位大佬，想问一下怎么用Nuclei Studio来生成编译后的.verilog文件
全部回复
2
梦
梦游者
1304 天前 · 1 楼
回复
胡灿
：
论坛里面搜索看看，之前有同学分享过，学会使用论坛哈
好的
回复
取消
提交回复
胡灿
1304 天前 · 2 楼
论坛里面搜索看看，之前有同学分享过，学会使用论坛哈
回复
取消
提交回复
💡 请
登录
后参与讨论（微信扫码即登录/注册）
帖子信息
版块
开源蜂鸟E203
回复
2
浏览
5097
发布
2023-03-10 10:03
本版热门
在 Verilog TestBench 中运行测试用例
225 回复
e203 make upload上传失败
47 回复
Quartus II仿真蜂鸟E203 / 200 教程【逻辑综合】
123 回复
e203中IIC接口使用
92 回复
蜂鸟e203新入手的一些问题：make upload上传失败等解决方法
27 回复
毫秒级和秒级延时函数编写！Hbird E203 v1和v2通用！
77 回复
最新帖子
关于Nuclei 内核 CSR msubm的一些疑问
三张图带你了解CIE全国RISC-V高水平创新及应用大赛（第二届）
大赛奖励设置｜第二届 CIE 全国 RISC‑V 高水平创新及应用大赛奖励汇总
参赛 Q&A｜第二届 CIE 全国 RISC‑V 高水平创新及应用大赛答疑汇总
【开赛啦】第二届RISC-V高水平大赛开始报名！
E203突然出现烧录运行程序失败求助