全部 行业新闻 技术前沿 新品发布

碳纳米管如何克服整个晶圆衬底的纳米级缺陷?-控制器/处理器-与非网

tikitaka
发表于 2020-04-23 09:31:33

      美国麻省理工学院的研究人员采用碳纳米管晶体管(Carbon Nanotube Transistors)成功研制出 16 位 RISC-V 微处理器,其设计流程和工艺均遵照行业标准,但能效比硅基微处理器高 10 倍。

       

      由于硅技术不再遵循历史规律发展,业界已经对硅以外的纳米技术进行了大量研究。尽管基于碳纳米管场效应晶体管(CNFET)的数字电路提供了一种显著提高能效的方法,但因为无法完全控制碳纳米管中固有的纳米级缺陷和可变性,阻碍了其在超大规模集成系统中的应用。

      美国麻省理工学院的研究人员最近在《自然》杂志上发表了 70 多页的论文,概述了他们如何克服这些限制,研制出全由 CNFET 构建的超硅微处理器。他们的研究得到了美国国防高级研究计划局(DARPA)、ADI 公司、美国国家科学基金会和空军研究实验室的支持。

       

      这款 16 位微处理器基于 RISC-V 指令集,在 16 位数据和寻址上运行标准 32 位长指令,包含了 14,000 多个互补金属氧化物半导体 CNFET,并且采用行业标准的流程和工艺进行设计与制造。在论文中,他们提出的碳纳米管制造方法是一整套的综合处理和设计技术,可以克服整个晶圆衬底宏观尺度上的纳米级缺陷。

       

      一个完整 RV16X-NANO 裸片的显微图像。处理器核心位于裸片中央,测试电路环绕在外围(图片来源:Nature)

       

      超越硅,超越摩尔定律

      迄今为止,半导体行业一直遵循着摩尔定律,芯片上每隔几年就挤进更多更小的晶体管,以应对更复杂的计算。但是,终有一天硅晶体管将无法再缩小,并变得越来越低效。研究表明,相较于硅晶体管,CNFET 具有 10 倍的能效且速率更高。但当大规模制造时,晶体管固有缺陷常会影响性能,因而其应用还不现实。

       

      麻省理工学院的研究人员发明了一种新技术,利用传统硅芯片制造工艺,极大地控制了碳纳米管的固有缺陷,而且实现了 CNFET 的完整功能控制。基于 RISC-V 开源芯片架构的 CNFET 微处理器能够准确地执行全套指令,甚至还执行了修订版的经典“Hello,World!”程序,打印出这样一条信息,“Hello, World!I am RV16XNano, made from CNTs”。(你好,世界!我是 RV16XNano,由碳纳米管制成。)

       

      “这是迄今为止由新兴纳米技术制成的最先进芯片,可望用于高性能和高能效的计算领域。”上述论文的作者之一 Max M. Shulaker 表示,他是电气工程和计算机科学(EECS)系 Emanuel E Landsman 职业发展教授助理,也是微系统技术实验室(Microsystems Technology Laboratories,MTL)的成员。他说, “硅有局限性,如果我们想继续在计算领域取得进展,碳纳米管是最有希望克服这些限制的方法之一。这篇论文彻底改变了我们采用碳纳米管制造芯片的方式。”

       

      购买现成的碳纳米管,将其放在晶圆上,构建电路

      这款新的碳纳米微处理器是在之前的迭代设计基础之上开发的。六年前,Shulaker 和其他一些研究人员就设计了一款微处理器,由 178 个 CNFET 组成并运行在一位数据上。从那时起,Shulaker 和他麻省理工学院的同事们解决了生产上的三个具体难题:材料缺陷、制造缺陷和功能问题。

       

      多年来,碳纳米管的固有缺陷一直是“该领域的祸根”,Shulaker 说。理想情况下,CNFET 需要半导体特性来控制其开和关的导电性,对应于位元 1 和位元 0。不可避免地,一小部分碳纳米管将呈现金属特性,这将减慢或阻止晶体管开关。为了在这种情况下保持鲁棒性(Robust,即稳健性),高级电路将需要纯度约为 99.999999%的碳纳米管,而这在今天几乎是不可能生产出来的。

       

      研究人员提出了一种名为 DREAM(Designing Resiliency Against Metallic CNTs)的技术,该技术以不会干扰计算的方式对金属碳纳米管进行定位,从而将严格的纯度要求放宽了大约四个数量级,即降低了 10,000 倍,这意味着只需要纯度约为 99.99%的碳纳米管,而这是目前可实现的。

       

      电路设计本质上是利用晶体管构成的不同逻辑门所组成的库,对这些库进行组合即可构建各种逻辑单元,比如加法器和乘法器等,就好像组合字母来创建单词一样。研究人员发现金属碳纳米管对逻辑门的不同组合产生不同的影响。例如,逻辑门 A 中的单个金属碳纳米管可能会破坏 A 与 B 之间的连接,但是逻辑门 B 中的多个金属碳纳米管可能不会影响 A 与 B 之间的任何连接。

       

      在芯片设计中,电路上实现代码的方法有很多。研究人员们通过模拟发现,所有的不同逻辑门组合,不同的组合对金属碳纳米管或具有鲁棒性,或不具有鲁棒性。然后,他们定制芯片设计程序,自动学习最不可能受金属碳纳米管影响的组合。在设计一颗新的芯片时,该程序将仅采用具鲁棒性的组合,同时忽略易受影响的组合。

       

       

      由互补碳纳米管晶体管构成的 RV16X-NANO 150 毫米晶圆。每个晶圆包含 32 个裸片。

       

      Shulaker 说:“‘DREAM’是一个很有意义的双关语,因为它就是梦想的解决方案。它使我们可以购买现成的碳纳米管,将它们放到晶圆上,然后如常构建我们的电路,不需要做任何特殊的处理。”

       

      剥离与调整

      CNFET 的制造始于将溶液中的碳纳米管沉积到预先设计好晶体管架构的晶圆上。但是,一些碳纳米管会不可避免地随机粘在一起,形成大的束状物(就像意大利面条串成的小球一样),从而在芯片上形成大颗粒污染。

       

      为了清除这种污染,研究人员们发明了 RINSE 方法(意思是通过选择性剥离方式移除凝聚的碳纳米管)。首先用一种试剂对晶圆进行预处理,以促进碳纳米管的粘附。然后,将某种聚合物涂覆在晶圆上并把它浸入特殊溶剂中。溶剂洗刷掉了聚合物,也带走了那些碳纳米管束状物,而单个碳纳米管仍然粘在晶圆上。与类似方法相比,这种技术可以使芯片上的颗粒密度降低约 250 倍。

       

      最后,研究人员还解决了 CNFET 常见的功能性问题。二进制计算需要两种类型的晶体管:“N”型晶体管,导通为 1,截止为 0;“P”型晶体管与之相反。采用传统技术用碳纳米管制造这两种类型的晶体管是比较困难的,通常会产生性能各异的晶体管。为解决这个问题,研究人员开发出一种称为 MIXED 的技术(Metal interface engineering crossed with electrostatic doping,金属表面工程与静电掺杂交叉),该技术可精确调整并优化晶体管功能。

       

      采用这种技术,可以将特定金属(如铂或钛)附着在每个晶体管上,从而将晶体管固定为 P 型或 N 型。然后,通过原子层沉积技术将氧化物涂覆在 CNFET 表面,以此来调整晶体管特性使之适用于特定的应用。例如,服务器通常需要运行速度快但耗能耗电高的晶体管,而可穿戴设备和医疗植入物则需要速率不高、低功率的晶体管。

       

      所有这些研究的目标都是将碳纳米管芯片变为现实。为此,研究人员已经开始将这些制造技术应用于硅芯片晶圆厂,该研究工作得到了 DARPA 其中一个项目的支持。虽然没人知道完全由碳纳米管制成的芯片什么时候会上市,但 Shulaker 认为这个时间可能不到五年。“我们认为这不再是有或无的问题,而是何时的问题,”他说。

271 0

你的回应

关注我们

微信扫码登录 点击刷新二维码