例如

例如相关的小组

例如相关的帖子

请问，测试用例.verilog文件是怎么生成的呢？

处理器运行仿真结果例如打印

在仿真时需要添加.verilog文件，但我们编译产生的是.elf或者.hex文件，想知道这个.verilog文件是怎么生成的？在common.mk文件中，有C_OBJS : $(C_SRCS:.c.o...

来自：开源蜂鸟E203版块（栖梧发表于：2079 天前）

6463

9

0

热门标签

NucleiStudio 调试器 SEGGER-EmbeddedStudio openocd gcc HbirdV2-SoC nuclei-sdk RISC-V 科技支持处理器集成电路 IP the of to 课程技术系统生态发布芯片软件开源安全 Hbird-SDK DDR200T 学生 pqc 算法更多...

RV-STAR 开发板

懂得分享的人，往往能收获更多

一键登陆

例如